상세 보기

서브샘플링 기반 FTL과 DLL을 적용한 주입-고정 위상고정루프

Injection-locked PLL architecture using sub-sampling-based frequency tracking loop and delay locked loop

백광현;
윤동현;
성기호;
최윤식

초록

본 발명은 서브샘플링 기반 FTL과 DLL을 적용한 주입-고정 위상고정루프를 개시한다. 본 발명에 따르면, 전압제어발진기; 상기 전압제어발진기에 주입 펄스를 공급하는 듀얼 에지 주입 펄스 발생기; 제1 서브샘플링 전하펌프 및 데드존을 갖는 분주기-PFD/CP(phase frequency detector/charge pump)를 포함하며 상기 전압제어발진기에서 출력된 신호를 레퍼런스 신호 및 주입 펄스로 샘플링하는 서브샘플링 기반 주파수추적루프; 및 제2 서브샘플링 전하펌프를 포함하며 상기 전압제어발진기에 제어 전압을 입력하는 서브샘플링 기반 지연고정루프를 포함하는 주입-고정 위상고정루프가 제공된다.

제목: 서브샘플링 기반 FTL과 DLL을 적용한 주입-고정 위상고정루프

제목 (타언어): Injection-locked PLL architecture using sub-sampling-based frequency tracking loop and delay locked loop

저자: 백광현; 윤동현; 성기호; 최윤식

발행일: 2022-07-04

출원번호: 10-2021-0000832

등록번호: 10-2418077

출원일: 2021-01-05

등록일: 2022-07-04

지식재산권 유형: 특허

양수인: 중앙대학교 산학협력단