저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법

DIGITAL FREQUENCY SYNTHESIZER CAPABLE OF SAVING POWER AND METHOD OF CONTROLLING THE SAME

초록

본 발명은 저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법을 개시한다. 본 발명에 따른 디지털 주파수 합성기는 입력되는 FCW(주파수 제어 단어)를 병렬로 적재하는 FCW 로드부, 복수의 플립플롭 및 가산기를 포함하는 블록들이 파이프라인 구조를 가지며 상기 입력되는 FCW를 인접 블록으로 전파하고 가산하는 전류 모드 로직 기반 위상 누적부, 상기 입력되는 FCW의 변화가 있는지 여부를 통해 동작 모드 또는 절전 모드로의 전환을 결정하는 제어부 및 상기 위상 누적부에 포함된 블록들의 일부에 연결되며, 상기 절전 모드 전환 시 상기 블록들의 일부를 디스에이블시키는 바이어스 전압 생성부를 포함할 수 있다.

제목
저전력화가 가능한 디지털 주파수 합성기 및 이의 제어 방법
제목 (타언어)
DIGITAL FREQUENCY SYNTHESIZER CAPABLE OF SAVING POWER AND METHOD OF CONTROLLING THE SAME
저자
유태근; 여홍창; 백광현
발행일
2013-02-27
출원번호
10-2011-0046468
등록번호
10-1240107
출원일
2011-05-17
등록일
2013-02-27