인버터 구조를 갖는 주파수 분배기

초록

복수 개의 인버터만을 포함하여 구성됨으로써 수 GHz 대역에서 큰 이득과 큰 출력 스윙을 갖고, 낮은 입력 신호에도 동작이 가능하며, 간단한 소자 만으로 이루어지는 셀프 바이어스 회로를 포함하는 주파수 분배기가 개시된다. 본 발명의 일 실시예에 따르면, 마스터(master) 회로와 슬래이브(slave) 회로로 구성되는 D 플립-플롭(flip-flop) 구조의 주파수 분배기에 있어서, 상기 마스터 회로는, 반전 직교 위상 신호(Qb)를 반전시키는 제1 인버터; 비반전 직교 위상 신호(Q)를 반전시키는 제2 인버터; 상기 제1 인버터의 출력 신호를 반전시켜 비반전 동위상 신호(I)를 출력하는 제3 인버터; 및 상기 제2 인버터의 출력 신호를 반전시켜 반전 동위상 신호(Ib)를 출력하는 제4 인버터를 포함하고, 상기 슬래이브 회로는, 상기 비반전 동위상 신호(I)를 반전시키는 제5 인버터; 상기 반전 동위상 신호(Ib)를 반전시키는 제6 인버터; 상기 제5 인버터의 출력 신호를 반전시켜 상기 비반전 직교 위상 신호(Q)를 출력하는 제7 인버터; 및 상기 제6 인버터의 출력 신호를 반전시켜 상기 반전 직교 위상 신호(Qb)를 출력하는 제8 인버터를 포함하는 주파수 분배기가 제공된다.