상세 보기
비휘발성 메모리를 위한병렬 BCH 인코딩/디코딩 방법 및 VLSI 설계
Parallel BCH Encoding/decoding Method and VLSI Design for Nonvolatile Memory
- 이상혁;
- 백광현
초록
본 논문에서는 SSD (solid state disk)에 쓰이는 NAND flash 메모리 에러 정정에 관한 오류정정 방법 중에서 Parallel BCH (Bose-Chaudhuri-Hocquenghem) 방법 및 VLSI 설계를 제안하였다. 제안된 설계는 에러 정정 능력(t=18, 8) 을 가변적으로 하여 사용빈도수의 증가로 높은 에러 율을 가진 데이터 공간에 신뢰성을 높였고, 디코더의 병렬처리 비트 수를 인코더의 처리 비트 수에 2배로 하여 디코더의 수행시간을 줄였고 이에 따르는latency도 기존 회로에 비해 1/2로 감소함을 확인 하였다.
키워드
VLSI; BCH; 부호이론; SSD (Solid State Disk)
- 제목
- 비휘발성 메모리를 위한병렬 BCH 인코딩/디코딩 방법 및 VLSI 설계
- 제목 (타언어)
- Parallel BCH Encoding/decoding Method and VLSI Design for Nonvolatile Memory
- 저자
- 이상혁; 백광현
- 발행일
- 2010-05
- 저널명
- 전자공학회논문지 - SD
- 권
- 47
- 호
- 5
- 페이지
- 41 ~ 47
- 출판사
- 대한전자공학회
- 분량
- 7 페이지
- ISSN
- P 1229-6368