비어 홀의 충진방법 및 반도체 패키지 방법

초록

본 발명은 비어 홀의 충진방법 및 반도체 패키지 방법에 관한 것으로, 보다 구체적으로 (a)용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점에서 경화되지 않는 폴리머를 포함하는 이방성 도전 접속제를 시드 금속층으로 도금된 비어 홀이 형성된 기판의 개구부에 도포하는 단계; (b)상기 이방성 도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자를 비어 홀에 충진하는 단계; 및 (c) 폴리머를 경화시키는 단계를 포함하는 것을 특징으로 하고, 본 발명에 따른 비어 홀의 충진방법 및 반도체 패키지 방법은 불량률이 적고, 공정이 단순하며, 대량생산에 용이하다.